Citation 2

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-266019

(43)Date of publication of application: 22.09.1992

(51)Int.Cl.

H01L 21/205 H01L 29/784 H01L 31/04 H01L 31/10 H05H 1/00

(21)Application number: 03-045591.

(71)Applicant: CANON INC

(22) Date of filing:

20.02.1991

(72)Inventor: MOCHIZUKI CHIORI

MIZUTANI HIDEMASA

(54) FILM FORMATION

(57)Abstract:

PURPOSE: To improve the bonding characteristics of an amorphous thin film and a microcrystalline thin film as piled up each other.

CONSTITUTION: The step of depositing at least a microcrystalline thin film and the step (tA) of irradiating the microcrystalline thin film with hydrogen plasma are alternately executed a plurality of times. The microcrystalline thin film can be deposited immediately without preparing an amorphous layer at the beginning of film formation. Therefore, characteristics such as photoconductivity and carrier transportability improve in devices such as field effect transistor, photosensor, and solar cell. Further, there are productivity advantages of reduction in thickness of a deposition film and the like.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-266019

(43)公開日 平成4年(1992)9月22日

(51) Int.Cl. ⁵ H 0 1 L	21/205 29/784 31/04	識別記号	庁内整理番号 7739-4M	FI	:	技術表示箇所
	01/01		9056-4M 7376-4M	H 0 1 L	29/78 3 1 1 F 31/04 B	
				審査請求 未請求	対 請求項の数3(全 7 頁) は	最終頁に続く
(21)出願番号	ţ	特顧平3-45591		(71)出願人	000001007 キヤノン株式会社	
(22)出顧日		平成3年(1991)2月20日		(ma) managata	東京都大田区下丸子3丁目30名	番2号
				(72)発明者	望月 千織 東京都大田区下丸子3丁目30程 ノン株式会社内	番2号 キヤ
				(72)発明者	水谷 英正 東京都大田区下丸子3丁目30者 ノン株式会社内	番2号 キヤ
				(74)代理人	弁理士 山下 穣平 (外1名	弘)

(54) 【発明の名称】 成膜方法


(57)【要約】

【目的】 非晶質薄膜上に微結晶薄膜を積層する際の膜 の接合特性を向上させる。

【構成】 少なくとも微結晶薄膜を堆積させる過程(t 』)と該微結晶薄膜に水素プラズマを照射する過程(t A) とを交互に複数回行う。

【効果】 成膜初期の非晶質層を作成することなく直ち

に微結晶薄膜を堆積できる、そのため、電界効果型トラ ンジスタ、光センサー、太陽電池などのデバイスにおい て、光導電性、キャリア輸送性などの特性が向上する。 更に、堆積膜厚を小さくできるなどの生産性に対する利 点もある。



【特許請求の範囲】

【請求項1】 非晶質または微結晶の薄膜上に微結晶薄 膜を堆積・接合する成膜方法において、少なくとも微結 晶薄膜を堆積させる過程と該微結晶薄膜に水素プラズマ を照射する過程とを交互に複数回行うことを特徴とする 徴結晶薄膜の成膜方法。

【請求項2】 前記微結晶薄膜がシリコンを含んでなる ことを特徴とする、請求項1に記載の成膜方法。

【請求項3】 前記微結晶薄膜が不純物ドーピングされ ていることを特徴とする、請求項1に記載の成膜方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は微結晶薄膜の堆積方法に 関するものであり、特にデバイス作製時に非晶質薄膜上 に微結晶薄膜を堆積・接合させる方法に関する。

[0002]

【従来の技術】従来、微結晶(µc)シリコン(以下µ c-Siと略記)膜即ち粒径30~500A程度の微小 な結晶が非晶質中に分散されている膜、及び非晶質 しては、SiH。とH2とを原料ガスとする高周波プラ ズマCVD法やマイクロ波プラズマCVD法などが用い られてきた。この様な、プラズマCVD法の特徴は、必 要に応じてガス濃度などの放電条件を制御して、13. 56MHzまたは、2.54GHzの高周波により原料 ガスを分解して反応性のある活性種を作り、基板上に必 要に応じてa-Si膜または $\mu c-Si$ 膜を堆積できる ことである。更に、原料ガス中にPH3, B2 H6 など のドーピングガスを混合することにより、n型またはp 型の価電子制御が可能となる。

【0003】これを利用して様々なデバイスが作成され、 てきた。 μ c - S i や a - S i の場合には単結晶 (c) シリコン(以下c-Siと略記)と異なり、低温基板や ガラス基板に成膜することができ、大面積化も可能なた め、c-Siとは異なる利用分野が開けた。主なデバイ スとしては太陽電池、ラインセンサー、液晶ディスプレ 一用のTFTなどがある。

[0004]

【発明が解決しようとする課題】しかしながら、上記デ パイスを作成する場合、そのプロセスは、基板の洗浄か ら、電極の成膜、p, i, n型などの各半導体層の成 膜、あるいはそれらの積層、更に各層のパターニングな ど多岐にわたる。これらの中でも最もデバイス特性に影 響を与えるプロセスは各層の積層過程である。従って、 各層の積層過程を安定化させ、また、各層の接合を改善 することがデバイス特性を向上させるために重要とな る。

【0005】例えば、従来の逆スタガー型のTFTで は、絶縁層としてa-SiN薄膜、半導体層としてµc

プレた n⁺ 型 μ c - S i 薄膜を積層している。この積層 プロセスにおけるa-SiN薄膜/i型μc-Si薄膜 の接合の良否は、S/N比、信頼性などTFT特性に大 きな影響を及ぼす。また、従来のギャップ型光センサー では絶縁層としてa-SiN薄膜、光導電層としてi型 a-Si薭膜、オーミックコンタクト層としてリンをド ープした n⁺ 型 μ c - S i 薄膜を積層しており、同様 に、積層プロセスにおける i 型 a-S i 薄膜 $/n^+$ 型 μ c-Si 薄膜の接合の良否は光応答、光電流などの賭特 10 性に影響を及ぼす。

【0006】通常、µc-Si薄膜を成膜する場合、初 期膜はa-Si薄膜となり、μc-Siの生成が困難で ある。しかし、堆積が進んで膜厚が増大するにつれて、 μ c - S 1 薄膜が生成される。同様に、リンまたはホウ 素を不純物としてドープしたμc-Si 薄膜において も、不純物濃度は膜の成長過程(膜厚)に無関係である が、堆積初期はa-Si膜が成長する。しかし、堆積が 進んで膜厚が増大するにつれて、μc-Si 薄膜が成長 する。例えば、リンを不純物としてドープしたμ c-S (a) シリコン(以下a-Si と略記)膜の製造方法と 20 i 薄膜のフェルミ準位の移動は、膜厚が10nmと薄い 場合には不十分でドーピング効率が悪く、30nm以上 での膜厚でなければフェルミ準位の移動の大きな藻膜を 得ることはできない。即ち、ドーピングの有無に関わら ずμc-Si薄膜の成膜初期にはa-Si薄膜が成長す る。そして、それはデバイス特性に大きな影響を与えて

> 【0007】従って、本発明の目的は、安定したデバイ スを提供することにあり、特に、積層膜の接合特性を向 上させることにより、従来よりも光導電性やキャリア輸 30 送性の高いデバイスの製造を可能とする成膜方法を提供 することにある。

[0008]

【課題を解決するための手段】本発明によれば、以上の 如き目的は、非晶質または微結晶の薄膜上に微結晶薄膜 を堆積・接合する成膜方法において、少なくとも微結晶 **薄膜を堆積させる過程と該微結晶薄膜に水素プラズマを** 照射する過程とを交互に複数回行うことを特徴とする微 結晶薄膜の成膜方法、により達成される。

【0009】本発明において、微結晶薄膜としてはシリ コンを含んでなるものが例示でき、また微結晶薄膜に不 純物をドーピングすることができる。

【0010】本発明は、例えばシリコン含有の藻膜の積 層において、特に非晶質薄膜上に微結晶シリコン薄膜を 堆積・接合する段階で、以下の方法を用いることにより なされる。即ち、基板上に微結晶半導体薄膜を成膜する 過程とその薄膜に水索プラズマ照射を行う過程とを交互 に複数回繰り返して行うのである。本方法により堆積初 期にもα-Si薄膜を生成することなく、直ちにμc-Si薄膜を成長できる。この時、微結晶半導体薄膜を成 -S i 薄膜、オーミックコンタクト層としてリンをドー 50 膜する1回の堆積膜厚は100 Λ 以下であり、望ましく

は10A以下であること、及び、水索プラズマ照射を行 う際の基板温度は200℃以上、望ましくは300℃以 上に保持する。

【0011】本発明で薄膜を堆積する手順は、その一例 を図1に示すように、一定時間 t 。 の間に堆積を行った 後に、この堆積膜に対して別の一定時間txだけ水素プ ラズマ照射を行う。この一組のステップを複数回繰り返 す。この時、 t。 、 t 、 は各ステップにおいて同一とは 限らず、また、放電は第一ステップの堆積過程より投入 される。水素プラズマ照射の方法としては、種々可能で 10 る。305室は基板の搬出室である。306,307, あるが、ここで重要なことは、原子状水素を堆積膜の表 面に輸送することであり、通常用いられる平行平板型の 高周波グロー放電に限らず、マイクロ波プラズマなども 使用可能である。 μ c - S i 膜を堆積する方法として平 行平板型プラズマCVD装置を利用する場合には、水素 プラズマも同一の装置により極めて容易に得られ、薄膜 堆積と水素プラズマ処理を行うことが可能となる。具体 的には、 μ c - S i 薄膜を堆積するときの原料ガスであ るSiHaとHzからSiHaガスの流れをオン・オフ 下、望ましくは2%以下である。放電条件は、概ね通常 用いられている範囲で達成可能である。

[0012] 勿論、不純物をドーピングした $\mu c - Si$ 薄膜を作成する場合においても、原料ガスであるSiH ₄ とPH₂ またはB₂ H₅ などをオン・オフすることに より可能となる。

[0013]

【実施例】 (実施例1)

本発明方法を用いて、図2の構成の電界効果型轉膜トラ 上にゲート電極202が形成されており、更にその上に 絶縁層203と半導体層204が積層されている。半導 体層204上には、オーミックコンタクト層205を介 してソース・ドレイン電極206が形成されている。

【0014】次に、この電界効果型薄膜トランジスタの 作製方法を記す。第1に、コーニング製7059ガラス 基板にスパッタリング装置により、Cr電極(約500 A厚)を形成した。第2に、プラズマCVD装置(図3 及び図4) により、a-SiN薄膜(約3000A厚) を成膜し、次いで、i型μc-Si薭膜(約500A 厚) 及びn⁺ 型μc-Si 薄膜(約1000 Å厚)を同 一装置で順次成膜した。第3に、スパッタリング装置に より、A 1 電極(約 1 μ 厚)を形成した。チャンネル幅 Wとチャンネル長LはW/L=100とした。第4に、 リアクティブ・イオン・エッチングにより、不要なn・ 型 μ c-Si層をエッチングし、更に不要なa-SiN /i型μc-Si/n*型μc-Si層をアイソレーシ ョンした。

【0015】ここで、本発明のポイントとなる接合・堆 積プロセスについて詳細に述べる。上述の第2で述べた 50 $\mathrm{s}~\mathrm{e}~\mathrm{c}~\mathrm{c}$ であった。このステップを160回繰り返して、

様に、a-SiN薄膜成膜後のi型μc-Si薄膜の成 膜及びi型μc-Si薄膜成膜後のn・型μc-Si薄 膜の成膜は、各々図3及び図4に示したプラズマCVD 装置により行われた。各図は同一の装置をそれぞれ異な る部分を省略して示すものである。各図において、30 1~305はそれぞれ真空チャンパーであり、排気ポン プ311~315が付いている。301は基板の搬入室 である。302, 303, 304はそれぞれa-Si N, i型μc-Si, n⁺ 型μc-Siの成膜室であ 308,309は各室を仕切るゲートバルブである。基 板搬送機構(不図示)により基板の搬送を行い、成膜順 に従って各室を移動する様になっている。

【0016】先ず、図3において、基板は301室より 搬入され、a-SiN薄膜約3000Åを302室(電 源などは不図示)にて、基板温度350℃、圧力0.2 Torr, 原料ガスSiH4, NH2, H2を各々1 0,280,90sccm導入し、放電パワー30W、 t_A = 0にて連続的に成膜した。成膜後同室で基板温度 制御するだけで可能となる。成膜ガス濃度は10%以 20 が250℃となるまで冷却した後、303室へ移動しi 型μ c - S i 薄膜を成膜した。341は電極を兼ねた基 板支持台で、加熱ヒーター340が内蔵されている。3 42は高周波電源であり、343はマッチングボックス である。原料ガスは、353,354のH2,SiH4 のガスボンペから351,352のそれぞれのマスフロ ーコントローラーにより一定流量を供給された。SiH 4 ガスのオン・オフは、排気ポンプ345と切り換え三 方弁344により切り換え、成膜を行った。基板温度は 前述の様に250℃、圧力は0.5Torr、放電パワ ンジスタを作製した。図2において、絶縁性基板201 30 ーは200W、 H_2 , SiH_4 はそれぞれ200, 3sccmを供給した。to, ta はそれぞれ20,60s e c であった。このステップを80回繰り返して、約5 00Åのi型μc-Si 薄膜を堆積した。具体的に、各 原料ガスの切換のタイミングを図5に示す。時間は放電 開始からの時間である。

> 【0017】次に、基板は304室に移され、n⁺型μ を兼ねた基板支持台で、加熱ヒーター360が内蔵され ている。362は高周波電源であり、363はマッチン グポックスである。原料ガスは、374,375,37 6のH₂ , SiH₄ , PH₃ (H₂ 希釈) のガスポンペ から371,372,373のそれぞれのマスフローコ ントローラーにより一定流量を供給された。これらは図 3と同様である。SiH₄, PH₂のオン・オフは、排 気ポンプ365と切り換え三方弁364により切り換 え、成膜した。基板温度は250℃、圧力は0.5 To rr、放電パワーは200W、SiH4, H2 はそれぞ れ3, 150sccmであり、PHa/SiHaは約5 000ppmである。to, ta はそれぞれ20,60

約1000Åのn*型μc-Si薄膜を堆積した。具体 的に、各原料ガスの切換のタイミングを図6に示す。時 間は放電開始からの時間である。成膜後、基板は305 室を通って取り出され、次工程へと移行した。

【0018】本実施例により作成された素子は、t_A= 0即ち連続的にμc-Si薄膜を堆積した素子と比較し た場合、明らかにS/N比及びパイアス印加時のVth シフトの改善が見られた。同時に、この様な成膜方法に より堆積したサンプルのSIMS分析、断面TEM観察 の結果、i型 μ c-Si 薄膜は堆積初期より μ c-Si 10 本発明方法を用いて図8の μ c-Si 和型光起電力素子 (太陽 の成長が認められた。 更に、n*型μc-Si 薄膜の電 気伝導度の膜厚依存を電気伝導度の活性化エネルギーよ り求めた結果、著しい膜厚依存性は見られなかった。 【0019】 (実施例2)

本発明方法を用いて、図7の光センサーを作成した。図 7において、501はコーニング製7059ガラス基 板、502はゲート電極、503はa-SiNゲート絶 縁膜、504は活性層であるi型a-Si 膜、505 はオーミック層であるn*型μc-Si薄膜、506は ソース・ドレイン電極、507はa-SiNパッシペー 20 ション層である。

【0020】次に、この光センサーの作成方法の概略を 下記に示す。第1に、コーニング製7059ガラス基板 にスパッタリング装置により、C r 電極(約1000A 厚)を形成した。第2に、プラズマCVD装置により、 a-SiN轉膜(約3000A厚)を成膜し、次いで、 i型a-Si薄膜(約6000Å厚) 及びn+型μc-Si薄膜(約1500Å厚)を順次成膜した。第3に、 スパッタリング装置により、AI電極(約1µ厚)を形 より、不要なn⁺型µc-Si層をエッチングし、更に 不要なa-SiN/i型a-Si/n⁺ 型μc-Si層 をアイソレーションした。第5に、プラズマCVD装置 により、a-SiNパッシベーション層を成膜した。

【0021】ここで、本発明のポイントとなる接合・堆 積方法について詳細に述べる。上述の第2で述べた様 に、基板は実施例1と同様に、基板温度350℃、圧力 0. 2 Torr, SiH4, NH3, H2 はそれぞれ1 0,280,90sccm,放電パワー30Wにてa-SiN薄膜約3000Åをt₁ = 0で連続的に成膜し 40 た。続いて、基板温度250℃、圧力0.5Torr. SiH₄, H₂ はそれぞれ60, 540sccm, 放電 パワー60Wにて、i型a-Si薄膜約6000Aをt $\lambda = 0$ で連続的に成膜した。そして、 n^+ 型 $\mu c - Si$ 薄膜を成膜した。i型α-Si薄膜の成膜後のn+型μ c-Si 薄膜の成膜は、実施例1と同様に、基板温度は 250℃、圧力は0.5Torr、放電パワーは200 W、SiH₄, H₂ はそれぞれ3, 150sccm、P H₃ / SiH₄ は約5000ppmであり、図3及び図

た。原料ガスSiH4, H2, PH3 (H2 希釈) の 内、SiHa, PHa ガスを240回オン・オフするこ とによりn⁺ 型μc-Si薄膜約1500Aを積層し た。to, ta はそれぞれ20,60secであった。 【0022】本実施例により作成された素子は、 t 4 = 0即ち連続的にn⁺型μc-Si 薄膜を堆積した素子と 比較した場合、明らかに光電流・光応答の改善が確認さ れた。

【0023】 (実施例3)

電池)を作成した。図8において、601は基板、60 2は下部電極、603はn型半導体、604は1型半導 体、605はp型半導体、606は上部電極、607は 集電電極を表す。

【0024】次に、この光起電力素子の作成方法の概略 を以下に記す。第1に、ステンレス基板に、スパッタリ ング装置により、Agを5000Å堆積した後、さらに ZnOを5000Å堆積して、下部電極を形成した。第 2に、プラズマCVD装置により、n型 μ c-Si薄膜 (約400Å厚)を成膜し、次いで、i型a-Si薄膜 (約6000A厚)、p型μc-Si薄膜(約100A 厚) を順次成膜した。第3に、スパッタリング装置によ り、透明導電膜ITO(約700Å厚)電極を形成し た。第4に、リアクティブ・イオン・エッチングによ り、不要なp型μc-Si/i型a-Si/n型μc-Si層をアイソレーションした。第5に、スパッタリン グ装置により、Al電極を形成した。

【0025】ここで、本発明のポイントとなる接合プロ セスについて詳細に述べる。上述の第2で述べた様に、 成した。第4に、リアクティブ・イオン・エッチングに 30 p/i/n各層の成膜は、実施例1と同様に、図3及び 図4に示した様な同種のロードロック型プラズマCVD 装置により行われた。先ず、n型 μ c-Si薄膜を成膜 した。成膜は、基板温度250℃、圧力0.5Tor r、SiHa, Hz はそれぞれ3, 150sccm、P H₃ /SiH₄ は約3000ppm、放電パワー200 Wであり、原料ガスSiH₄, H₂, PH₃ (H₂希 釈) の内、SiHa, PH3 ガスをto, ta それぞれ 20,60secで65回オン・オフし、約400Åの $n型\mu c - Si$ 薄膜を成膜した。次に、次室において、 実施例2と同様に基板温度250℃、圧力0.5Tor r、SiH₄, H₂ はそれぞれ60, 540 sccm, 放電パワー60Wにて、1型a-Si薄膜約6000A を $t_{\lambda} = 0$ で連続的に成膜した。更に次室へ搬送され、 P型μc-Si薄膜約100Åを成膜した。成膜方法 は、基板温度250℃、圧力0.5Torr、SiH 4 , H2 はそれぞれ3, 150sccm、B2 Hs /S i H4 は約3000ppm、放電パワー200Wであっ た。原料ガスSiH4, H2, B2H6 (H2 希釈) の 内、SiH4, B2 H6 ガスをto, ta それぞれ2 4に示した同種のプラズマCVD装置により行なわれ 50 0, 60secで15回オン・オフすることにより同様

502

501

に達成できた。

【0026】本実施例により作成された素子は、t_A = 0即ち連続的にp層及びn層を堆積した素子と比較した場合、明らかに光電変換効率等の改善が確認された。 【0027】

【発明の効果】以上説明した様に、本発明によれば微結 品薄膜の成膜方法において、特に、デパイス作成時、非 晶質薄膜に微結晶シリコン薄膜を接合する場合、成膜初 期のa‐Si層を作成することなく直ちに微結晶シリコ ンを堆積できる。そのため、電界効果型トランジスタ、 光センサー、太陽電池などのデパイスにおいて、従来よ りも光導電性、キャリア輸送性などの特性が向上する。 更に、堆積膜厚を小さくできるなどの生産性に対する利 点もある。

【図面の簡単な説明】

【図1】本発明の手順を示す図。

【図2】本発明の実施例1で示した電界効果型トランジスタの構成を示す図。

【図3】本発明を実施するための装置の一例を示す図。

【図4】本発明を実施するための装置の一例を示す図。

【図5】本発明の実施例1における手順を示す図。

【図6】本発明の実施例1における手順を示す図。

【図7】本発明の実施例2で示した光センサーの構成を 示す図。

【図8】本発明に実施例3で示したpin型光起電力素子の構成を示す図。

【符号の説明】

成膜速度

201 ガラス基板

202 ゲート電極

203 ゲート絶縁層

204 i型半導体層

205 n+型半導体層

206 ソース・ドレイン電極

301, 302, 303, 304, 305 真空チャンパー

311, 312, 313, 314, 315, 345, 365 排気ポンプ

306, 307, 308, 309 仕切り弁

340,360 基板加熱ヒーター

341,361 アノード電極

10 342, 362 RF電源

343,363 マッチングポックス

344,364 三方切換弁

351, 352, 371, 372, 373 マスフローコントローラー

353, 354, 374, 375, 376 ガスポンペ

501 ガラス基板

502 ゲート電極

503 ゲート絶縁層

504 i型半導体層

505 n+型半導体層

20 506 ソース・ドレイン電極

507 パッシペーション層

601 ステンレス基板

602 下部電極

603 n型半導体層

604 i型半導体層

605 p型半導体層


606 上部電極

607 集電電極


fo fa fo fa 中間 [図8]


第1 Step 第2 Step 607 606 605 604 603 602 602

[図3]




【図4】





【図5】



フロントページの続き

(51) Int. Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H01L	31/10				
H 0 5 H	1/00		9014-2G		
			7630-4M	H01L 31/10	Α